Dopo aver inaugurato l'era della connettività Thunderbolt 5, Intel ha annunciato la realizzazione di uno dei primi substrati in vetro per il packaging avanzato delle future generazioni di chip. Ed è un qualcosa che la compagnia definisce come rivoluzionario di fronte alla possibilità di superare i limiti ormai vicini dei substrati organici. Continuando a utilizzarli, infatti, si prevede il raggiungimento entro la fine del decennio di limiti alla possibilità di aumentare il numero di transistor racchiusi in un solo package, il contenitore che raccoglie tutte le componenti necessarie al chip per funzionare.

Con l'inevitabile rallentamento nella miniaturizzazione dei transistor, ormai arrivati in vista dei 2 nanometri, per soddisfare l'enorme fabbisogno di datacenter e soluzioni per l'intelligenza artificiale si sono resi necessari chip monolitici sempre più grandi fino alle emergenti soluzioni chiplet, con più chip affiancati. Ma chip più grandi richiedono tecnologie di packaging sempre più complesse che secondo Intel andranno incontro a limiti invalicabili per la fine del decennio continuando a usare substrati con materiali organici come nel caso dell'ampiamente utilizzato Build-up Film (ABF) della compagnia Ajinomoto.

Per quanto concerne gli specifici limiti dei substrati in parte organici, questi riguardano consumi, spessore e tendenza a deformarsi e a variare di dimensione in base alle temperature, tutti elementi chiave nella realizzazione di chip sempre più grandi, potenti e complessi. Proprio per questo Intel ha lavorato, al pari di altre compagnie come Dai Nippon Printing (DNP), sulla realizzazione di substrati in vetro per fare leva su un materiale che permette la perfetta integrazione di interconnessioni ottiche, in misura fino a 10 volte superiore al substrato organico, e questo anche grazie a una tolleranza più alta alle temperature. Ed è un fattore che in fase di lavorazione consente anche di incorporare nel substrato induttori e condensatori.

Si parla, in sostanza, di segnali a velocità elevatissime, di spessori ridotti, di chip di enormi dimensioni e di un miglioramento per le soluzioni di alimentazione in funzione di chip ad alta densità e alte performance, con l'obiettivo di tenere il passo con la legge di Moore, consentendo all'industria di impacchettare 1000 miliardi di transistor in un solo package entro il 2030, e di soddisfare l'elevato fabbisogno in termini di potenza di calcolo dei datacenter e delle soluzioni IA del futuro.