Intel pensa di abbattere il muro dei 3 nm con gli "stacked forksheet" | Brevetto

25 Gennaio 2022 6

Un brevetto di Intel mostra come il colosso statunitense potrebbe scendere sotto il muro dei 3 nm per quanto riguarda la produzione dei chip: la tecnologia viene chiamata "stacked forksheet", e sostanzialmente si può definire una tecnica per impilare l'uno sull'altro i transistor ancora meglio di quanto avviene con l'attuale FinFET. Il brevetto non scende troppo nei dettagli nell'indicare proiezioni sull'incremento della densità o del rapporto PPA (Power-Performance-Area), ma almeno ci permette di estrapolare un dato fondamentale: per continuare a evolvere i processori, bisogna pensare in verticale.

In concreto, Intel punta a creare dei transistor a "nanostrisce" impilabili, e separati da un sottilissimo (ordine di grandezza: qualche atomo) strato di germanio, in grado di isolarli elettricamente l'uno dall'altro. Questo strato isolante permetterebbe di impilare i transistor PMOS e NMOS molto più vicini tra loro senza problemi di prestazioni o interferenza. Tutto questo sembra semplice a dirsi sulla carta, ma perfino Intel stessa osserva che le difficoltà nel realizzare un processo del genere sono "esagerate", tanto da mettere in dubbio il rapporto rischio/costo/benefici.

Il brevetto è recente, ma Intel lavora a questa tecnologia da diversi anni - la prima presentazione risale addirittura al 2019. Tra l'altro è coinvolta nel progetto anche una società europea: la belga Imec, partner di lunga data di Chipzilla, che sempre nel 2019 aveva mostrato i risultati delle prime simulazioni delle strutture forksheet a 2 nm. I dati parlavano di un 10% di velocità in più (a parità di consumo) o una riduzione del 24% dei consumi (a parità di velocità), e contestualmente una riduzione di oltre il 20% dell'area delle celle. Anche l'area della SRAM, una delle più ingombranti di un chip che costituisce essenzialmente la sua cache, verrebbe ridotta del 30% circa.

È difficile, in questa fase, stabilire se effettivamente il nodo a 2 nm di Intel sarà basato sulla tecnologia stacked forksheet. Intanto, i tempi sembrano ancora distanti - la società americana è finalmente riuscita a conquistare degnamente i 10 nm negli ultimi mesi, con gli ottimi chip Alder Lake; e poi, si sa, non tutti i brevetti diventano effettivamente realtà, ed è lecito immaginare che i ricercatori stiano seguendo più strade in contemporanea per arrivare al risultato. È comunque interessante contestualizzare il brevetto nell'ambito del processo di rinnovamento in atto presso Intel, che con l'arrivo di Pat Gelsinger al timone sembra essersi svegliata da un lungo torpore ed è determinata a riprendersi il titolo di regina dei chip.


6

Commenti

Regolamento Commentando dichiaro di aver letto il regolamento e di essere a conoscenza delle informazioni e norme che regolano le discussioni sul sito. Clicca per info.
Caricamento in corso. Per commentare attendere...
M D

ricordo quando dicevano che era impossibile scendere sotto i 100 pancrazi

IGN_mentale

Meglio a 3 cornolio!

mig86

Anche perché misurare la lunghezza del gate aveva senso nei processi planari, molto meno dall'introduzione dei finFET.

papau

Processore a 3 Pancrazi suona bene.

NaXter24R

Li potrebbero chiamare "Pancrazio", non cambierebbe. Quei "nm" ormai contano a livello di marketing e basta

alex-b

bei tempi quando si pensava fosse fisicamente impossibile scendere sotto gli 8 (se ricordo bene, magari erano i 10)

Recensione AMD Ryzen 7 5800X3D: la V-Cache 3D funziona alla perfezione

Recensione NVIDIA GeForce RTX 3090 Ti: l'ultimo grido di Ampere

Mac Studio e Studio Display ufficiali: il Mac mini cresce ed è potentissimo | Prezzi

Apple Silicon M1 Ultra ufficiale: due M1 Max in un chip solo