04 Ottobre 2022
Adding one more dimension, aggiungi una nuova dimensione. È lo slogan del Foundry Forum 2021 (SSF 2021) nel corso del quale Samsung ha illustrato i propri piani per il futuro dei chip, componenti sempre più centrali e quindi richiesti in un mondo in cui la tecnologia è almeno co-protagonista pressoché ovunque, dalle automobili agli elettrodomestici passando per i monitor o i monopattini elettrici.
Non solo smartphone e computer necessitano di uno o più chip, quindi ecco che la domanda crescente unita alle lungaggini produttive dovute alla pandemia hanno determinato la profonda crisi attuale, che ha interessato anche corazzate apparentemente immuni come Toyota.
Samsung ha affrontato il tema dello shortage al SFF 2021, dicendosi pronta a fare la sua parte: entro il 2026 conta di raddoppiare la produzione dei wafer (volgarmente la "base" su cui vengono realizzati i chip) prendendo a riferimento il 2017, aprendo nuovi impianti e ammodernando quelli esistenti, ma ha sottolineato che già adesso produce l'80% di chip in più.
I CHIP A 2 E 3 NM SONO GIÀ IN CALENDARIO
La strada per superare l'impasse attuale è quindi tracciata, allo stesso modo dell'evoluzione del settore. Che andrà non solo verso una maggiore efficienza dei chip attraverso i processi produttivi a 3 e 2 nanometri, ma anche in direzione dei transistor GAA su cui i tecnici coreani lavorano dal 2002 con l'obiettivo di mettersi alle spalle i transitor FinFET attuali. Samsung non adotterà direttamente i GAA ma una sua interpretazione, denominata Multi Bridge Channel FET o MBCFET.
Nel 2022 partirà la produzione di massa dei chip a 3 nanometri di prima generazione (3GAE), e saranno i primi a utilizzare MBCFET. Samsung ha affibbiato una dimensione numerica ai benefici che deriveranno dal passaggio: dimensioni inferiori fino al 35%, prestazioni su anche del 30% e soprattutto dei consumi di energia talvolta dimezzati. L'azienda si aspetta una resa produttiva dei chip 3GAE simile a quella dei chip a 4 nanometri già in produzione, mentre per la seconda generazione 3GAP bisognerà attendere il 2023.
Sempre i transistor MBCFET saranno assoluti protagonisti dei chip a 2 nanometri, il cui debutto però è ancora comprensibilmente lontano: la produzione in massa non partirà prima del 2025, dunque i primi prodotti non arriverebbero sul mercato prima dell'anno successivo.
SI TORNA AI 17 NANOMETRI
Nel frattempo comunque l'azienda ha fatto un passo indietro con la speranza di farne uno in avanti nel superamento della crisi attuale. Non tutti i componenti infatti necessitano di chip con processi produttivi molto spinti: micro controllori (MCU), sensori d'immagine (CIS) e display driver (DDI) ad esempio possono benissimo essere realizzati con un processo a 17 nanometri, senza gravare sulle linee produttive per così dire avanzate già sotto stress. Il processo FinFET a 17 nm "3D" rispetto al 28 nm "2D" (da qui lo slogan) riduce le dimensioni del chip fino al 43%, fa balzare le prestazioni anche del 39% e l'efficienza fino al 49%.
Per inseguire il medesimo obiettivo, Samsung ha dedicato risorse per ottimizzare anche il processo a 14 nm e per la realizzazione di una piattaforma a radiofrequenza (RF) a 8 nm che troverà applicazione nell'ambito del 5G.
Commenti
Ndr
Lo scaling che riferiscono è lo scaling del canale tra drain/sources.
Le altre misure non scalano più linearmente da ormai un decennio.
Altro problema e nota da tenere sott'occhio nelle regole di layout di processo è la minima distanza tra i transistor (sono le distanze tra il confine delle tasche di isolamento elettrico dei transistori). Oggi questo è il fattore limitante per la densità di integrazione.
Il 3nm si, ma quello già lo sappiamo per certo, io pensavo parlasse del 2nm.
Credo saranno più al livello di N5. 4LPE è stimato intorno ai 137MTr/mm² e 3GAE offre una riduzione fino al 35% delle dimensioni, quindi alla fine sarà intorno ai 170-180MTr/mm² come N5.
Sono Coreani...
Batterie sempre le stesse, e anche i tergicristalli
ma fare qualcosa per le batterie samsung no?
Alla cinese
Tuttavia, rimane un dato di fatto che si siano raggiunte delle grandezze davvero minuscole e, a pensarci, è sconvolgente
Bravissimo, sono d'accordo
Come densità dovrebbe essere al livello del 3nm tsmc.
Giustissimo. I 2 nm o 3 nm non corrispondono in effetti alla dimensione dei transistor. Ad esempio nella tecnologia a 7 nm se non ricordo male si hanno circa 100 milioni di transistor per mm^2, ovvero grosso modo un transistor sarebbe grande 100 nm, e quindi scalando a 2 nm diciamo che il transistor è grande (dimensione lineare) una trentina di nm
Non dimenticarti che quella di 3 mm non è la dimensione del transistor
Impressionante, se uno pensa che la cella elementare del cristallo di silicio ha una dimensione di 5.4 Å, ovvero 0,54 nm. Stiamo parlando di una risoluzione della serigrafia che arriverà a 6 o addirittura 4 celle elementari. Davvero al limite della tecnologia.
preso nel singolo caso si, ma prova a pensare alla differenza di corrente utilizzata su un 1.000.000.000 di dispositivi a 14nm rispetto alla stessa quantità di dispositivi a 5nm.
Se consideri il processo produttivo di m3rdmung si. Ma ad esempio il 7nm di TSMC è più efficiente del 4nm di samsung
Che faranno più cag4re dei 7nm di TSMC, ma questi sono dettagli
Ottimo discorso da parte di Samsung. Vero che sempre più efficienti è sempre meglio, ma è anche vero che comunque si può scendere a compromessi per avere costi e scorte maggiori. Dove non c'è una batteria, c'è poco da ricercare il minor consumo possibile. Certo la corrente in meno è un bene, ma è anche vero che di base fra il 5nm al 14 la corrente che passa non è così inferiore.
sembra interessante, vediamo in futuro..